home *** CD-ROM | disk | FTP | other *** search
/ AmigActive 10 / AACD 10.iso / AACD / Games / MAME / src / drivers / chqflag.c < prev    next >
C/C++ Source or Header  |  2000-04-04  |  17KB  |  463 lines
  1. /***************************************************************************
  2.  
  3. Chequered Flag / Checkered Flag (GX717) (c) Konami 1988
  4.  
  5. Notes:
  6.     * Some background tiles are missing. Hopefully this is because of the bad ROMS.
  7.     * The enemies appear and dissapear randomly because of the K051733 protection.
  8.     * The sound is not working properly.
  9.  
  10. ***************************************************************************/
  11.  
  12. #include "driver.h"
  13. #include "cpu/z80/z80.h"
  14. #include "cpu/konami/konami.h"
  15. #include "vidhrdw/konamiic.h"
  16.  
  17. static int K051316_readroms;
  18.  
  19. static WRITE_HANDLER( k007232_extvolume_w );
  20.  
  21. /* from vidhrdw/chqflag.c */
  22. int chqflag_vh_start( void );
  23. void chqflag_vh_stop( void );
  24. void chqflag_vh_screenrefresh( struct osd_bitmap *bitmap, int fullrefresh );
  25.  
  26. static int chqflag_interrupt( void )
  27. {
  28.     if (cpu_getiloops() == 0){
  29.         if (K051960_is_IRQ_enabled()) return KONAMI_INT_IRQ;
  30.     }
  31.     else if (cpu_getiloops() % 2){
  32.         if (K051960_is_NMI_enabled()) return nmi_interrupt();
  33.     }
  34.     return ignore_interrupt();
  35. }
  36.  
  37. static WRITE_HANDLER( chqflag_bankswitch_w )
  38. {
  39.     int bankaddress;
  40.     unsigned char *RAM = memory_region(REGION_CPU1);
  41.  
  42.     /* bits 0-4 = ROM bank # (0x00-0x11) */
  43.     bankaddress = 0x10000 + (data & 0x1f)*0x4000;
  44.     cpu_setbank(4,&RAM[bankaddress]);
  45.  
  46.     /* bit 5 = memory bank select */
  47.     if (data & 0x20){
  48.         cpu_setbankhandler_r (2, paletteram_r);                            /* palette */
  49.         cpu_setbankhandler_w (2, paletteram_xBBBBBGGGGGRRRRR_swap_w);    /* palette */
  50.         if (K051316_readroms){
  51.             cpu_setbankhandler_r (1, K051316_rom_0_r);    /* 051316 #1 (ROM test) */
  52.             cpu_setbankhandler_w (1, K051316_0_w);        /* 051316 #1 */
  53.         }
  54.         else{
  55.             cpu_setbankhandler_r (1, K051316_0_r);        /* 051316 #1 */
  56.             cpu_setbankhandler_w (1, K051316_0_w);        /* 051316 #1 */
  57.         }
  58.     }
  59.     else{
  60.         cpu_setbankhandler_r (1, MRA_RAM);                /* RAM */
  61.         cpu_setbankhandler_w (1, MWA_RAM);                /* RAM */
  62.         cpu_setbankhandler_r (2, MRA_RAM);                /* RAM */
  63.         cpu_setbankhandler_w (2, MWA_RAM);                /* RAM */
  64.     }
  65.  
  66.     /* other bits unknown/unused */
  67. }
  68.  
  69. static WRITE_HANDLER( chqflag_vreg_w )
  70. {
  71.     /* bits 0 & 1 = coin counters */
  72.     coin_counter_w(1,data & 0x01);
  73.     coin_counter_w(0,data & 0x02);
  74.  
  75.     /* bit 4 = enable rom reading thru K051316 #1 & #2 */
  76.     if ((K051316_readroms = (data & 0x10))){
  77.         cpu_setbankhandler_r (3, K051316_rom_1_r);    /* 051316 (ROM test) */
  78.     }
  79.     else{
  80.         cpu_setbankhandler_r (3, K051316_1_r);        /* 051316 */
  81.     }
  82.  
  83.     /* other bits unknown/unused */
  84. }
  85.  
  86. static int analog_ctrl;
  87.  
  88. static WRITE_HANDLER( select_analog_ctrl_w )
  89. {
  90.     analog_ctrl = data;
  91. }
  92.  
  93. static READ_HANDLER( analog_read_r )
  94. {
  95.     static int accel, wheel;
  96.  
  97.     switch (analog_ctrl & 0x03){
  98.         case 0x00: return (accel = readinputport(5));    /* accelerator */
  99.         case 0x01: return (wheel = readinputport(6));    /* steering */
  100.         case 0x02: return accel;                        /* accelerator (previous?) */
  101.         case 0x03: return wheel;                        /* steering (previous?) */
  102.     }
  103.  
  104.     return 0xff;
  105. }
  106.  
  107. WRITE_HANDLER( chqflag_sh_irqtrigger_w )
  108. {
  109.     cpu_cause_interrupt(1,Z80_IRQ_INT);
  110. }
  111.  
  112.  
  113. /****************************************************************************/
  114.  
  115. static struct MemoryReadAddress chqflag_readmem[] =
  116. {
  117.     { 0x0000, 0x0fff, MRA_RAM },                    /* RAM */
  118.     { 0x1000, 0x17ff, MRA_BANK1 },                    /* banked RAM (RAM/051316 (chip 1)) */
  119.     { 0x1800, 0x1fff, MRA_BANK2 },                    /* palette + RAM */
  120.     { 0x2000, 0x2007, K051937_r },                    /* Sprite control registers */
  121.     { 0x2400, 0x27ff, K051960_r },                    /* Sprite RAM */
  122.     { 0x2800, 0x2fff, MRA_BANK3 },                    /* 051316 zoom/rotation (chip 2) */
  123.     { 0x3100, 0x3100, input_port_0_r },                /* DIPSW #1  */
  124.     { 0x3200, 0x3200, input_port_3_r },                /* COINSW, STARTSW, test mode */
  125.     { 0x3201, 0x3201, input_port_2_r },                /* DIPSW #3, SW 4 */
  126.     { 0x3203, 0x3203, input_port_1_r },                /* DIPSW #2 */
  127.     { 0x3400, 0x341f, K051733_r },                    /* 051733 (protection) */
  128.     { 0x3701, 0x3701, input_port_4_r },                /* Brake + Shift + ? */
  129.     { 0x3702, 0x3702, analog_read_r },                /* accelerator/wheel */
  130.     { 0x4000, 0x7fff, MRA_BANK4 },                    /* banked ROM */
  131.     { 0x8000, 0xffff, MRA_ROM },                    /* ROM */
  132.     { -1 }
  133. };
  134.  
  135. static struct MemoryWriteAddress chqflag_writemem[] =
  136. {
  137.     { 0x0000, 0x0fff, MWA_RAM },                    /* RAM */
  138.     { 0x1000, 0x17ff, MWA_BANK1 },                    /* banked RAM (RAM/051316 (chip 1)) */
  139.     { 0x1800, 0x1fff, MWA_BANK2 },                    /* palette + RAM */
  140.     { 0x2000, 0x2007, K051937_w },                    /* Sprite control registers */
  141.     { 0x2400, 0x27ff, K051960_w },                    /* Sprite RAM */
  142.     { 0x2800, 0x2fff, K051316_1_w },                /* 051316 zoom/rotation (chip 2) */
  143.     { 0x3000, 0x3000, soundlatch_w },                /* sound code # */
  144.     { 0x3001, 0x3001, chqflag_sh_irqtrigger_w },    /* cause interrupt on audio CPU */
  145.     { 0x3002, 0x3002, chqflag_bankswitch_w },        /* bankswitch control */
  146.     { 0x3003, 0x3003, chqflag_vreg_w },                /* enable K051316 ROM reading */
  147.     { 0x3300, 0x3300, watchdog_reset_w },            /* watchdog timer */
  148.     { 0x3400, 0x341f, K051733_w },                    /* 051733 (protection) */
  149.     { 0x3500, 0x350f, K051316_ctrl_0_w },            /* 051316 control registers (chip 1) */
  150.     { 0x3600, 0x360f, K051316_ctrl_1_w },            /* 051316 control registers (chip 2) */
  151.     { 0x3700, 0x3700, select_analog_ctrl_w },        /* select accelerator/wheel */
  152.     { 0x3702, 0x3702, select_analog_ctrl_w },        /* select accelerator/wheel (mirror?) */
  153.     { 0x4000, 0x7fff, MWA_ROM },                    /* banked ROM */
  154.     { 0x8000, 0xffff, MWA_ROM },                    /* ROM */
  155.     { -1 }
  156. };
  157.  
  158. static struct MemoryReadAddress chqflag_readmem_sound[] =
  159. {
  160.     { 0x0000, 0x7fff, MRA_ROM },                /* ROM */
  161.     { 0x8000, 0x87ff, MRA_RAM },                /* RAM */
  162.     { 0xa000, 0xa00d, K007232_read_port_0_r },    /* 007232 (chip 1) */
  163.     { 0xb000, 0xb00d, K007232_read_port_1_r },    /* 007232 (chip 2) */
  164.     { 0xc001, 0xc001, YM2151_status_port_0_r },    /* YM2151 */
  165.     { 0xd000, 0xd000, soundlatch_r },            /* soundlatch_r */
  166.     //{ 0xe000, 0xe000, MRA_NOP },                /* ??? */
  167.     { -1 }
  168. };
  169.  
  170. static WRITE_HANDLER( k007232_bankswitch_w )
  171. {
  172.     unsigned char *RAM;
  173.     int bank_A, bank_B;
  174.  
  175.     /* banks # for the 007232 (chip 1) */
  176.     RAM = memory_region(REGION_SOUND1);
  177.     bank_A = 0x20000*((data >> 4) & 0x03);
  178.     bank_B = 0x20000*((data >> 6) & 0x03);
  179.     K007232_bankswitch(0,RAM + bank_A,RAM + bank_B);
  180.  
  181.     /* banks # for the 007232 (chip 2) */
  182.     RAM = memory_region(REGION_SOUND2);
  183.     bank_A = 0x20000*((data >> 0) & 0x03);
  184.     bank_B = 0x20000*((data >> 2) & 0x03);
  185.     K007232_bankswitch(1,RAM + bank_A,RAM + bank_B);
  186.  
  187. }
  188.  
  189. static struct MemoryWriteAddress chqflag_writemem_sound[] =
  190. {
  191.     { 0x0000, 0x7fff, MWA_ROM },                    /* ROM */
  192.     { 0x8000, 0x87ff, MWA_RAM },                    /* RAM */
  193.     { 0x9000, 0x9000, k007232_bankswitch_w },        /* 007232 bankswitch */
  194.     { 0xa000, 0xa00d, K007232_write_port_0_w },        /* 007232 (chip 1) */
  195.     { 0xa01c, 0xa01c, k007232_extvolume_w },/* extra volume, goes to the 007232 w/ A11 */
  196.                                             /* selecting a different latch for the external port */
  197.     { 0xb000, 0xb00d, K007232_write_port_1_w },        /* 007232 (chip 2) */
  198.     { 0xc000, 0xc000, YM2151_register_port_0_w },    /* YM2151 */
  199.     { 0xc001, 0xc001, YM2151_data_port_0_w },        /* YM2151 */
  200.     { 0xf000, 0xf000, MWA_NOP },                    /* ??? */
  201.     { -1 }
  202. };
  203.  
  204.  
  205. INPUT_PORTS_START( chqflag )
  206.     PORT_START    /* DSW #1 */
  207.     PORT_DIPNAME( 0x0f, 0x0f, DEF_STR( Coin_A ) )
  208.     PORT_DIPSETTING(    0x02, DEF_STR( 4C_1C ) )
  209.     PORT_DIPSETTING(    0x05, DEF_STR( 3C_1C ) )
  210.     PORT_DIPSETTING(    0x08, DEF_STR( 2C_1C ) )
  211.     PORT_DIPSETTING(    0x04, DEF_STR( 3C_2C ) )
  212.     PORT_DIPSETTING(    0x01, DEF_STR( 4C_3C ) )
  213.     PORT_DIPSETTING(    0x0f, DEF_STR( 1C_1C ) )
  214.     PORT_DIPSETTING(    0x03, DEF_STR( 3C_4C ) )
  215.     PORT_DIPSETTING(    0x07, DEF_STR( 2C_3C ) )
  216.     PORT_DIPSETTING(    0x0e, DEF_STR( 1C_2C ) )
  217.     PORT_DIPSETTING(    0x06, DEF_STR( 2C_5C ) )
  218.     PORT_DIPSETTING(    0x0d, DEF_STR( 1C_3C ) )
  219.     PORT_DIPSETTING(    0x0c, DEF_STR( 1C_4C ) )
  220.     PORT_DIPSETTING(    0x0b, DEF_STR( 1C_5C ) )
  221.     PORT_DIPSETTING(    0x0a, DEF_STR( 1C_6C ) )
  222.     PORT_DIPSETTING(    0x09, DEF_STR( 1C_7C ) )
  223.     PORT_DIPSETTING(    0x00, DEF_STR( Free_Play ) )
  224.     PORT_DIPNAME( 0xf0, 0xf0, DEF_STR( Coin_B ) )
  225.     PORT_DIPSETTING(    0x20, DEF_STR( 4C_1C ) )
  226.     PORT_DIPSETTING(    0x50, DEF_STR( 3C_1C ) )
  227.     PORT_DIPSETTING(    0x80, DEF_STR( 2C_1C ) )
  228.     PORT_DIPSETTING(    0x40, DEF_STR( 3C_2C ) )
  229.     PORT_DIPSETTING(    0x10, DEF_STR( 4C_3C ) )
  230.     PORT_DIPSETTING(    0xf0, DEF_STR( 1C_1C ) )
  231.     PORT_DIPSETTING(    0x30, DEF_STR( 3C_4C ) )
  232.     PORT_DIPSETTING(    0x70, DEF_STR( 2C_3C ) )
  233.     PORT_DIPSETTING(    0xe0, DEF_STR( 1C_2C ) )
  234.     PORT_DIPSETTING(    0x60, DEF_STR( 2C_5C ) )
  235.     PORT_DIPSETTING(    0xd0, DEF_STR( 1C_3C ) )
  236.     PORT_DIPSETTING(    0xc0, DEF_STR( 1C_4C ) )
  237.     PORT_DIPSETTING(    0xb0, DEF_STR( 1C_5C ) )
  238.     PORT_DIPSETTING(    0xa0, DEF_STR( 1C_6C ) )
  239.     PORT_DIPSETTING(    0x90, DEF_STR( 1C_7C ) )
  240. //    PORT_DIPSETTING(    0x00, "Coin Slot 2 Invalidity" )
  241.  
  242.     PORT_START    /* DSW #2 (according to the manual SW1 thru SW5 are not used) */
  243.     PORT_DIPNAME( 0x01, 0x01, DEF_STR( Unknown ) )
  244.     PORT_DIPSETTING(    0x01, DEF_STR( Off ) )
  245.     PORT_DIPSETTING(    0x00, DEF_STR( On ) )
  246.     PORT_DIPNAME( 0x02, 0x02, DEF_STR( Unknown ) )
  247.     PORT_DIPSETTING(    0x02, DEF_STR( Off ) )
  248.     PORT_DIPSETTING(    0x00, DEF_STR( On ) )
  249.     PORT_DIPNAME( 0x04, 0x04, DEF_STR( Unknown ) )
  250.     PORT_DIPSETTING(    0x04, DEF_STR( Off ) )
  251.     PORT_DIPSETTING(    0x00, DEF_STR( On ) )
  252.     PORT_DIPNAME( 0x08, 0x08, DEF_STR( Unknown ) )
  253.     PORT_DIPSETTING(    0x08, DEF_STR( Off ) )
  254.     PORT_DIPSETTING(    0x00, DEF_STR( On ) )
  255.     PORT_DIPNAME( 0x10, 0x10, DEF_STR( Unknown ) )
  256.     PORT_DIPSETTING(    0x10, DEF_STR( Off ) )
  257.     PORT_DIPSETTING(    0x00, DEF_STR( On ) )
  258.     PORT_DIPNAME( 0x60, 0x40, DEF_STR( Difficulty ) )
  259.     PORT_DIPSETTING(    0x60, "Easy" )
  260.     PORT_DIPSETTING(    0x40, "Normal" )
  261.     PORT_DIPSETTING(    0x20, "Difficult" )
  262.     PORT_DIPSETTING(    0x00, "Very difficult" )
  263.     PORT_DIPNAME( 0x80, 0x00, DEF_STR( Demo_Sounds ) )
  264.     PORT_DIPSETTING(    0x80, DEF_STR( Off ) )
  265.     PORT_DIPSETTING(    0x00, DEF_STR( On ) )
  266.  
  267.     PORT_START
  268.     PORT_BIT( 0x7f, IP_ACTIVE_LOW, IPT_UNKNOWN )
  269.     PORT_DIPNAME( 0x80, 0x80, DEF_STR( Unknown ) )    /* DIPSW #3 - SW4 */
  270.     PORT_DIPSETTING(    0x80, DEF_STR( Off ) )
  271.     PORT_DIPSETTING(    0x00, DEF_STR( On ) )
  272.  
  273.     PORT_START
  274.     /* COINSW + STARTSW */
  275.     PORT_BIT( 0x01, IP_ACTIVE_LOW, IPT_COIN1 )
  276.     PORT_BIT( 0x02, IP_ACTIVE_LOW, IPT_COIN2 )
  277.     PORT_BIT( 0x04, IP_ACTIVE_LOW, IPT_SERVICE1 )
  278.     PORT_BIT( 0x08, IP_ACTIVE_LOW, IPT_START1 )
  279.     PORT_DIPNAME( 0x10, 0x10, DEF_STR( Unknown ) )
  280.     PORT_DIPSETTING(    0x10, DEF_STR( Off ) )
  281.     PORT_DIPSETTING(    0x00, DEF_STR( On ) )
  282.     /* DIPSW #3 */
  283.     PORT_DIPNAME( 0x20, 0x20, DEF_STR( Unknown ) )
  284.     PORT_DIPSETTING(    0x20, DEF_STR( Off ) )
  285.     PORT_DIPSETTING(    0x00, DEF_STR( On ) )
  286.     PORT_DIPNAME( 0x40, 0x40, "Title" )
  287.     PORT_DIPSETTING(    0x40, "Chequered Flag" )
  288.     PORT_DIPSETTING(    0x00, "Checkered Flag" )
  289.     PORT_SERVICE( 0x80, IP_ACTIVE_LOW )
  290.  
  291.     PORT_START    /* Brake, Shift + ??? */
  292.     PORT_BIT( 0x01, IP_ACTIVE_LOW, IPT_BUTTON2 | IPF_TOGGLE | IPF_PLAYER1 )
  293.     PORT_BIT( 0x02, IP_ACTIVE_LOW, IPT_BUTTON3 | IPF_TOGGLE | IPF_PLAYER1 )
  294.     PORT_BIT( 0x0c, IP_ACTIVE_LOW, IPT_UNKNOWN )    /* if this is set, it goes directly to test mode */
  295.     PORT_BIT( 0xf0, IP_ACTIVE_HIGH, IPT_UNKNOWN )    /* if bit 7 == 0, the game resets */
  296.  
  297.     PORT_START    /* Accelerator */
  298.     PORT_ANALOG( 0xff, 0x00, IPT_PEDAL | IPF_PLAYER1, 50, 5, 0, 0xff)
  299.  
  300.     PORT_START    /* Driving wheel */
  301.     PORT_ANALOG( 0xff, 0x80, IPT_AD_STICK_X | IPF_CENTER, 80, 8, 0, 0xff)
  302.  
  303. INPUT_PORTS_END
  304.  
  305. static void chqflag_ym2151_irq_w(int data)
  306. {
  307.     cpu_cause_interrupt(1,Z80_NMI_INT);
  308. }
  309.  
  310.  
  311. static struct YM2151interface ym2151_interface =
  312. {
  313.     1,
  314.     3579545,    /* 3.579545 MHz? */
  315.     { YM3012_VOL(80,MIXER_PAN_LEFT,80,MIXER_PAN_RIGHT) },
  316.     { chqflag_ym2151_irq_w },
  317.     { 0 }
  318. };
  319.  
  320. static void volume_callback0(int v)
  321. {
  322.     K007232_set_volume(0,0,(v >> 4)*0x11,0);
  323.     K007232_set_volume(0,1,0,(v & 0x0f)*0x11);
  324. }
  325.  
  326. static WRITE_HANDLER( k007232_extvolume_w )
  327. {
  328.     K007232_set_volume(0,0,(data >> 4)*0x11/2,(data & 0x0f)*0x11/2);
  329. }
  330.  
  331. static void volume_callback1(int v)
  332. {
  333.     //K007232_set_volume(1,0,(v & 0x0f)*0x11/2,(v & 0x0f)*0x11/2);
  334.     K007232_set_volume(1,1,(v & 0x0f)*0x11/2,(v >> 4)*0x11/2);
  335. }
  336.  
  337. static struct K007232_interface k007232_interface =
  338. {
  339.     2,                                                            /* number of chips */
  340.     { REGION_SOUND1, REGION_SOUND2 },                            /* memory regions */
  341.     { K007232_VOL(20,MIXER_PAN_CENTER,20,MIXER_PAN_CENTER),        /* volume */
  342.         K007232_VOL(20,MIXER_PAN_LEFT,20,MIXER_PAN_RIGHT) },
  343.     { volume_callback0,  volume_callback1 }                        /* external port callback */
  344. };
  345.  
  346. static struct MachineDriver machine_driver_chqflag =
  347. {
  348.     {
  349.         {
  350.             CPU_KONAMI,    /* 052001 */
  351.             3000000,    /* ? */
  352.             chqflag_readmem,chqflag_writemem,0,0,
  353.             chqflag_interrupt,16    /* ? */
  354.         },
  355.         {
  356.             CPU_Z80 | CPU_AUDIO_CPU,
  357.             3579545,    /* ? */
  358.             chqflag_readmem_sound, chqflag_writemem_sound,0,0,
  359.             ignore_interrupt,0        /* interrupts are triggered by the main CPU */
  360.         }
  361.     },
  362.     60, DEFAULT_60HZ_VBLANK_DURATION,
  363.     10,
  364.     0,
  365.  
  366.     /* video hardware */
  367.     64*8, 32*8, { 11*8, (63-14)*8, 2*8, 30*8-1 },
  368.     0,    /* gfx decoded by konamiic.c */
  369.     1024, 1024,
  370.     0,
  371.     VIDEO_TYPE_RASTER | VIDEO_MODIFIES_PALETTE,
  372.     0,
  373.     chqflag_vh_start,
  374.     chqflag_vh_stop,
  375.     chqflag_vh_screenrefresh,
  376.  
  377.     /* sound hardware */
  378.     SOUND_SUPPORTS_STEREO,0,0,0,
  379.     {
  380.         {
  381.             SOUND_YM2151,
  382.             &ym2151_interface
  383.         },
  384.         {
  385.             SOUND_K007232,
  386.             &k007232_interface
  387.         }
  388.     }
  389. };
  390.  
  391. ROM_START( chqflag )
  392.     ROM_REGION( 0x58800, REGION_CPU1 )    /* 052001 code */
  393.     ROM_LOAD( "717h02",        0x050000, 0x008000, 0xf5bd4e78 )    /* banked ROM */
  394.     ROM_CONTINUE(            0x008000, 0x008000 )                /* fixed ROM */
  395.     ROM_LOAD( "717e10",        0x010000, 0x040000, 0x72fc56f6 )    /* banked ROM */
  396.     /* extra memory for banked RAM */
  397.  
  398.     ROM_REGION( 0x10000, REGION_CPU2 )    /* 64k for the SOUND CPU */
  399.     ROM_LOAD( "717e01",        0x000000, 0x008000, 0x966b8ba8 )
  400.  
  401.     ROM_REGION( 0x100000, REGION_GFX1 )    /* graphics (addressable by the main CPU) */
  402.     ROM_LOAD( "717e04",        0x000000, 0x080000, 0x1a50a1cc )    /* sprites */
  403.     ROM_LOAD( "717e05",        0x080000, 0x080000, 0x46ccb506 )    /* sprites */
  404.  
  405.     ROM_REGION( 0x020000, REGION_GFX2 )    /* graphics (addressable by the main CPU) */
  406.     ROM_LOAD( "717e06",        0x000000, 0x020000, 0x1ec26c7a )    /* zoom/rotate (N16) */
  407.  
  408.     ROM_REGION( 0x100000, REGION_GFX3 )    /* graphics (addressable by the main CPU) */
  409.     ROM_LOAD( "717e07",        0x000000, 0x040000, BADCRC (0xa8d538a8) )    /* BAD DUMP! */
  410.     ROM_LOAD( "717e08",        0x040000, 0x040000, 0xb68a212e )    /* zoom/rotate (L22) */
  411.     ROM_LOAD( "717e11",        0x080000, 0x040000, BADCRC (0x84f8de54) )    /* BAD DUMP! */
  412.     ROM_LOAD( "717e12",        0x0c0000, 0x040000, 0x9269335d )    /* zoom/rotate (N22) */
  413.  
  414.     ROM_REGION( 0x080000, REGION_SOUND1 )    /* 007232 data (chip 1) */
  415.     ROM_LOAD( "717e03",        0x000000, 0x080000, 0xebe73c22 )
  416.  
  417.     ROM_REGION( 0x080000, REGION_SOUND2 )    /* 007232 data (chip 2) */
  418.     ROM_LOAD( "717e09",        0x000000, 0x080000, 0xd74e857d )
  419. ROM_END
  420.  
  421. ROM_START( chqflagj )
  422.     ROM_REGION( 0x58800, REGION_CPU1 )    /* 052001 code */
  423.     ROM_LOAD( "717j02.bin",    0x050000, 0x008000, 0x1 )    /* banked ROM */
  424.     ROM_CONTINUE(            0x008000, 0x008000 )                /* fixed ROM */
  425.     ROM_LOAD( "717e10",        0x010000, 0x040000, 0x72fc56f6 )    /* banked ROM */
  426.     /* extra memory for banked RAM */
  427.  
  428.     ROM_REGION( 0x10000, REGION_CPU2 )    /* 64k for the SOUND CPU */
  429.     ROM_LOAD( "717e01",        0x000000, 0x008000, 0x966b8ba8 )
  430.  
  431.     ROM_REGION( 0x100000, REGION_GFX1 )    /* graphics (addressable by the main CPU) */
  432.     ROM_LOAD( "717e04",        0x000000, 0x080000, 0x1a50a1cc )    /* sprites */
  433.     ROM_LOAD( "717e05",        0x080000, 0x080000, 0x46ccb506 )    /* sprites */
  434.  
  435.     ROM_REGION( 0x020000, REGION_GFX2 )    /* graphics (addressable by the main CPU) */
  436.     ROM_LOAD( "717e06",        0x000000, 0x020000, 0x1ec26c7a )    /* zoom/rotate (N16) */
  437.  
  438.     ROM_REGION( 0x100000, REGION_GFX3 )    /* graphics (addressable by the main CPU) */
  439.     ROM_LOAD( "717e07",        0x000000, 0x040000, BADCRC (0xa8d538a8) )    /* BAD DUMP! */
  440.     ROM_LOAD( "717e08",        0x040000, 0x040000, 0xb68a212e )    /* zoom/rotate (L22) */
  441.     ROM_LOAD( "717e11",        0x080000, 0x040000, BADCRC (0x84f8de54) )    /* BAD DUMP! */
  442.     ROM_LOAD( "717e12",        0x0c0000, 0x040000, 0x9269335d )    /* zoom/rotate (N22) */
  443.  
  444.     ROM_REGION( 0x080000, REGION_SOUND1 )    /* 007232 data (chip 1) */
  445.     ROM_LOAD( "717e03",        0x000000, 0x080000, 0xebe73c22 )
  446.  
  447.     ROM_REGION( 0x080000, REGION_SOUND2 )    /* 007232 data (chip 2) */
  448.     ROM_LOAD( "717e09",        0x000000, 0x080000, 0xd74e857d )
  449. ROM_END
  450.  
  451.  
  452.  
  453. static void init_chqflag(void)
  454. {
  455.     unsigned char *RAM = memory_region(REGION_CPU1);
  456.  
  457.     konami_rom_deinterleave_2(REGION_GFX1);
  458.     paletteram = &RAM[0x58000];
  459. }
  460.  
  461. GAMEX( 1988, chqflag,        0, chqflag, chqflag, chqflag, ROT90, "Konami", "Chequered Flag", GAME_NOT_WORKING )
  462. GAMEX( 1988, chqflagj, chqflag, chqflag, chqflag, chqflag, ROT90, "Konami", "Chequered Flag (Japan)", GAME_NOT_WORKING  )
  463.